(11)Publication number:

06-124962

(43) Date of publication of application: 06.05.1994

(51)Int.Cl.

H01L 21/336 H01L 29/784

(21)Application number : **04-297650**

(71)Applicant: SEMICONDUCTOR ENERGY

LAB CO LTD

(22)Date of filing:

09.10.1992

(72)Inventor: CHIYOU KOUYUU


TAKEMURA YASUHIKO

(54) THIN-FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To obtain a method for manufacturing. with high yield, a thin film transistor excellent in characteristics and reliability.

CONSTITUTION: In a process for forming a thin-film transistor(TFT) on an insulating substrate, a gate insulating film 103 and a gate electrode 104 are formed on silicon semiconductor, the gate electrode is subjected to anodic oxidation 105, a metal film 107 like molybdenum, tungsten, platinum, chromium, titanium, and cobalt is formed so as to cover the exposed silicon semiconductor, and the metal film is irradiated with an intensive light beam like laser light, from above or from the rear side. Thereby the metal film is made to react with silicon, and silicide 108 is



obtained. By the effect of the siliside, practical resistance between a source and a drain is reduced.

LEGAL STATUS

[Date of request for examination]

26.03.1998

[Date of sending the examiner's decision 25.06.2002 of rejection

[Kind of final disposal of application other withdrawal than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

05.08.2002

[Patent number]

[Date of registration]
decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出順公開各号

特開平6-124962

(43)公開日 平成6年(1994)5月6日


(51)Int.CL ⁵ H 0 1 L 21/336		庁内整選番号	FI			技術表示箇所		
29/784		9056—4M 9066—4M	HOIL	29/ 78		311 P 311 G		
			:	審査請求 未請求 請求項の数5(全 8 頁)				
		(71)出題人	000153878 株式会社半導体エネルギー研究所					
(22)出頭日	平成 4 年(1992)10	神奈川順摩木市長谷399番地						
			(72)発明者	神奈川県			地 株式会社半	
			(72)発明者					
					東摩木市! ネルギー		地 株式会社半	
			1					

(54)【発明の名称】 薄膜状半導体装置およびその作製方法

(57)【變約】 (修正有)

【目的】 特性・信頼性の優れた薄膜トランジスタを歩 図りよく製造する方法を提供する。

【構成】 経緯蓄板上に薄膜トランジスタ(TFT)を形成する工程において、シリコン半導体上にゲイト絶縁膜103とゲイト電極104を形成し、ゲイト電極を陽極酸化105し、露出したシリコン半導体を覆って、モリブテン、タングステン、ブラチナ(白金)、クロム、チタン、コバルト等の金翼被膜107を形成し、この被膜に対して、上方もしくは基板側からレーザー等の強光を照射することによって、前記金属被膜とシリコンを反応させてシリサイド108を得て、このシリサイドによってソース/ドレインの実質的な抵抗を低減せしめる。



【特許請求の範囲】

該不純物領域間にある実質的に真性か、あるいは該不純物領域とは反対の導電型のシリコン半導体からなる活性 層と、

該活性層の上にあるゲイト絶縁膜と、

該ゲイト総縁験に密着して存在するゲイト電極と、 ゲイト電極の少なくとも側面に存在するゲイト電極を構 成する材料の少なくとも1つからなる陽極酸化物と、 前記2つの不純物領域の上に密着して形成され、前記不 純物領域と実質的に同じ形状をした金属とシリコンから なる層状のシリサイド領域とを有することを特徴とする 薄膜状半導体装置。

【語求項3】 ・ 絶縁基板上に選択的にシリコン半導体層を形成する工程と、前記シリコン半導体上にゲイト絶縁膜として機能する絶縁膜を形成する工程と、前記がイト電極をマスクとして自己整合的に、前記シリコン半導体に不純物を注入し、不純物領域(ソースおよびドレイン)を形成する工程と、前記やイト電極の少なくとも側面に陽極酸化物を形成する工程と、前記絶縁膜の一部を除去して、前記不純物領域の表面を露出せしめる工程と、全面に金属膜を形成する工程と、金属膜に強光を照射して前記金属とシリコンを化合させ、シリサイドを形成する工程と、面記金属膜のうち未反応のものを除去する工程と、を有することを特徴とする薄膜状半導体装置の作製方は

【譲求項4】 絶縁基板上に選択的にシリコン半導体層を形成する工程と、前記シリコン半導体上にゲイト絶縁膜として機能する絶縁膜を形成する工程と、前記絶縁膜上にゲイト電極を形成する工程と、前記がイト電極の少なくとも側面に陽極酸化物を形成する工程と、前記絶縁膜の一部を除去して、前記不純物領域の表面を露出せしめる工程と、全面に金属膜を形成する工程と、前記ゲイト電極および陽極酸化物をマスクとして自己整合的に、

前記シリコン半導体に不純物を注入し、不純物領域(ソースおよびドレイン)を形成する工程と、金属膜に強光を照射して前記金属とシリコンを化合させ、シリサイドを形成する工程と、前記金<mark>関膜のうち未反応のものを除去する工程と、を有することを特徴とする薄膜状半導体装置の作製方法。</mark>

【請求項5】 絶縁基板上に選択的にシリコン半導体圏を形成する工程と、前記シリコン半導体上にゲイト絶縁膜として機能する絶縁膜を形成する工程と、前記絶縁膜10 上にゲイト電極を形成する工程と、前記絶縁膜の一部を除去して、前記不純物領域の表面を離出せしめる工程と、全面に金属膜を形成する工程と、金属膜に強光を照射して前記金属とシリコンを化合させ、シリサイドを形成する工程と、前記金イーなどのも今後去する工程と、前記ゲイト電極および陽極酸化物をマスクとして自己整合的に、前記シリコン半導体に不純物を注入し、不純物領域(ソースおよびドレイン)を形成する工程と、を有することを特徴とする薄膜状半導体20 装置の作製方法。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】近年、絶録甚板上に絶縁ゲイト型半導体 装置(MOSFET)を形成する研究が盛んに成されて いる。このように絶縁基板上に半導体最積回路を形成す ることは回路の高速配動の上で有利である。なぜなち、 従来の半導体最積回路の速度は主として配線と苗板との 容量(浮遊容量)によって制限されていたのに対し、絶 縁垂板上ではこのような浮遊容量が存在しないからであ る。このように絶縁基板上に形成され、薄膜状の活性層 を有するMOSFETを薄膜トランジスタ(TFT)と いう。また、最積回路を多層化して形成するためにも、 TFTは不可欠である。現在、半導体最積回路におい て、例えばSRAMの負荷トランジスタとしてTFTが 使用されている。

【0003】また、最近になって、週明な基板上に半導 50 体集積回路を形成する必要のある製品が出現した。例え

は、液晶ディスプレーやイメージセンサーというような 光デバイスの駆動回路である。ここにもTFTが用いち れている。これらの回路は大面積に形成することが要求 されるのでTFT作製プロセスの低温化が求められてい る。また、例えば、絶縁華板上に多数の端子を育する装 置で、該端子を半導体集積回路に接続する必要がある場 台にも、実験密度を低減するために、半導体集積回路の 最初の方の段、あるいは半導体集積回路そのものを、同 じ絶縁基板上にモノリシックに形成することも考えられ ている。

【0004】従来、TFTは、アモルファスもしくはセ ミアモルファス、あるいは微結晶の半導体被膜を450 ℃~1200℃の温度でアニールすることによって、緒 晶性を改善し、良質な(すなわち、移動度の十分に大き な) 半導体波膜に改善することがなされてきた。半導体 被職にアモルファス材料を使用するアモルファスTFT もあるが、移動度が5cm²/Vs以下、通常は1cm * /Vs程度と小さく、動作速度の点がらで、また、P チャネル型のTFTが得られない点からその利用は大き 丁を得るには、上記のような温度でのアニールが必要で、 あった。また、このようなアニールによってPチャネル 型TFT(PTFT)を形成することができた。

[0005]

【発明が解決しようとする課題】しかしながら、このよ うな熱的なプロセスでは、芸板材料が著しい制約を受け た。すなわち、いわゆる高温プロセス(最高プロセス温 度が900~1200℃のプロセス)では、ゲイト酸化 膜として質のよい熱酸化膜が使用できるのであるが、基 化の困難な材料しか使用できなかった。

【0006】とれに対し、低温プロセス(最高プロセス 温度が450~750℃のプロセス)では、高温プロセ スよりも基板材料の選択の巾は広がるが、裏時間のアニ ールを要することと、高温プロセスに比較して、不純物 の活性化が十分でなく、ソース/ドレインのシート抵抗 が大きなことが問題となっている。また、レーザー等の 照射によって活性層の縮晶化やソース/ドレインの活性 化をおこなう方法(以下、レーザープロセスと称する) も試みられているが、やはりシート抵抗を低減すること 40 が困難であった。特に、電界移動度が150cm²/V Sを越えるようなTFTを作製せんとした場合には、2 00Ω/□以下のシート抵抗が必要であった。

【0007】本発明は、以上のような問題を鑑みてなさ れたもので、最高プロセス温度が750℃以下であり、 高温プロセスにおける如き基板材料の副約を受けずに、 十分にシート抵抗を低減せしめたTFTおよびその作製 方法を提供することを課題とする。

[0008]

【課題を解決するための手段】従来の低温プロセス(最 59 で、短絡の確率は著しく低減できる。

高プロセス温度で50 ℃以下) もしくはレーザープロセ スでは、特にソース/ドレインの活性化が不十分であ り、最低でもせいせい100~1kQ/□のシート抵抗 しか得られなかった。このために、結果的にデバイスと しての特性(特に移動度)が本来の特性を発揮できない 状態であった。

【0009】すなわち、ソース電極(コンタクト郎)と ドレイン

権の間のソース/ドレインの

寄生抵抗が大き かったためにTFTのON電流および動作速度が低下す 10 るという問題があった。しかしながら、一方では、パタ ーン形成の収界(最小デザインルール)とゲイト電極と 他の配線間の寄生容量を小さくする必要から、むやみに ソース電極とドレイン電極を近づけることは困難であ り、また、賢明ではなかった。

【0010】本発明では、この点に関して、金属とシリ コンの合金である層状のシリサイドをソース/ドレイン 上に密着して、ソース/ドレインとほぼ間じ形状に形成 することによって、ソース/ドレインの実質的なシート 抵抗を100Q/□以下に低減させることを特徴とす。 く副限されている。移動度が5 c m² /Vs以上のTF 20 る。また、シリサイドは層状であるので、ゲイト電極と の寄生容量は従来のソース/ドレインとほとんど同じで ある。特に、本発明は、ゲイト電極がその陽極酸化物に よって彼穏されていることと、ゲイト電極に対して自己 整合的にソース/ドレイン領域が形成されていること と、このソース/ドレイン領域上に密着して薄膜状のシ リサイドが形成されていることを特徴とする。

【0011】本発明ではシリサイドを構成する金麗材料 は、そのシリサイドがシリコン半導体に対してオーミッ クもしくはオーミックに近い低抵抗なコンタクトを形成 板は石英やサファイヤ、スピネルのような高価で大面積 30 できるような材料であるととが望まれる。具体的には、 モリブテン(Mo)、タングステン(W)、プラチナ 《白金、Pt)、クロム(Cr)、チタン(Ti)、コ バルト (Со) が適当である。本発明を実施するには、 これらの金属のうちの少なくとも1つとシリコンを反応 させてシリサイドとする。

> 【0012】特に本発明では絶縁性の陽極酸化物の果た す役割が重要である。この陽極酸化物は、ソース/ドレ イン上のシリサイドとゲイト電極が短絡することを防止 する役割を果たす。すなわち、シリサイドは、ソース/ ドレイン上に実質的に全面に設けられるので、結果的に ゲイト電極に近接することとなる。ソース/ドレインと ゲイト電極はゲイト絶縁膜によって隔てられているが、 本発明の如きシリサイトは、プロセスの要請上、一度、 ソース/ドレイン上のゲイト絶縁膜を除去した後に形成 されるので、シリサイドがゲイト電極と接触する可能性 が著しく大きい。もし、ゲイト電極の少なくとも側面に 陽極酸化物が存在すれば、シリサイドとゲイト電極の接 触を防止することが可能であり、しかも、陽極酸化物は、 非常に緻密で絶縁性の良好なものを得ることができるの

【りり13】また、陽極酸化物がゲイト電極と異なるエ ッチング特性を有するのであれば、プロセスを進める上 で格段に歩図りを向上せしめることができる。もし、ゲ イト電腦を覆う陽極酸化物が存在しない状態ではシリサ イド膜を形成した後、シリサイド化しなかった金属膜を 除去する工程で、この金属職がゲイト電極と大差無いエ ッチングレートであったならば、金牌鰻のエッチングの 際にゲイト電極の一部もしくは全部をエッチングするこ ととなる。したがって、エッチングの観点からすればゲ イト電極の上面に陽極酸化物が存在することがのぞまし 10

【①①14】本発明のTFTを作製する方法は、基本的 には、

- の ゲイト電極を隣極酸化する工程。
- ② シリサイドを形成するための金属接膜を露出した素 子表面(シリコン半導体領域を含む)に形成する工程、
- ③ レーザー等の強光を照射することによって、シリコ ンと前記金属鱗を反応させて、その界面にシリサイドを 形成する工程。
- の 未反応の金属膜を除去する工程 という4つの基本工程を含む。

【0015】本発明においては、ゲイト電極の材料を選 択することは陽極酸化物の種類を決定することでもある。 ので重要である。本発明では、ゲイト電極としては、ア ルミニウム、チタン、タンタル、シリコンのような純粋 な金属やそれらに少量の添加物を添加した合金(例え ば、アルミニウムに1~3%のシリコンを加えた合金 や、シリコンに1000ppm~5%の燐を加えた合 金)、あるいは珪化タングステン(WSi,)や珪化モ リプテン(MoSi、)等の導電性珪化物、さらには窒 30 化チタンに代表される導電性窒化物が使用できる。な お、本明細書では、特に断らない限り、例えば、アルミ ニウムといえば、純粋なアルミニウムだけでなく。10 %以下の添加物を含有するものも含むものとする。シリ コンや他の材料についても同じである。

【りり16】本発明では、とれらの材料を単独で使用し た単層構造のゲイト電極を用いてもよいし、これらを2 屋以上重ねた多層構造のゲイト電極としてもよい。例え ば、アルミニウム上に進化タングステンを重ねた2層機 造や窒化チタン上にアルミニウムを重ねた2層構造であ 40 る。各々の層の厚さは必要とされる素子特性に応じて実 施者が決定すればよい。

【10117】また、本発明ではレーザー等の強光を金属 膜に照射し、下に存在するシリコン半導体膜と反応させ てシリサイドとするが、レーザーを使用するのであれ は、バルス状のレーザーが好ましい。連続発振レーザー では照射時間が長いので、熱によって被照射物が熱によ って膨脹することによって剥離するような危険がある。 上、墓板への熱的なダメージもあった。

レーザー(Qスイッチパルス発振が望ましい)のごとき 赤外光レーザーやその第2高調波のごとき可視光 Kr F. XeCl. ArF等のエキシマーを使用する基礎療 外光レーザーが使用できるが、金属膜の上面からレーザ 一照射をおこなう場合には金属膜に反射されないような 波長のレーザーを選択する必要がある。もっとも、金属 膜が極めて薄い場合にはほとんど問題がない。また、レ ーザー光は、基板側から照射してもよい。この場合には 下に存在するシリコン半導体膜を透過するレーザー光を 選択する必要がある。

【0019】シリサイドの厚さは、ソース/ドレイン鎖 域に必要とされるシート抵抗によって選択されるが、シ ート抵抗として10~1000/□を達成せんとすれ は、シリサイドの比抵抗は、0、1~1mQ・cmであ るので、シリサイドの厚さは10nm~1umが適当で

[0020]

【実施例】

【実施例1】 図1に本実施例を示す。まず、基板(コ 20 ーニング7059、300mm×400mmもしくは1 00mm×100mm) 100上に下地酸化膜101と して厚さ100~300nmの酸化硅素膜を形成した。 この酸化膜の形成方法としては、酸素雰囲気中でのスパ ッタ法を使用した。しかし、より置産性を高めるには、 TEOSをプラズマCVD法で分解・堆積した膜を4.5 0~650℃でアニールしてもよい。

【0021】その後、プラズマCVD法やLPCVD法 によってアモルファス状のシリコン膜を30~500 n m、好ましくは100~300mm堆積し、これを、5 50~600℃の還元雰囲気に24時間放置して、結晶 化せしめた。この工程は、レーザー照射によっておこな ってもよい。そして、このようにして結晶化させたシリ コン膜をパターエングして島状領域102を形成した。 さらに、この上にスパッタ法によって厚さ70~150 nmの酸化珪素膜103を形成した。

【0022】その後、厚さ200nm~5μmのアルミ ニウム (A 199%/Sil%) 膜を電子ビーム蒸着法 によって形成して、これをバターニングし、ゲイト電極 104とし、さらにこれに電解液中で電流を通じて陽極 酸化し、厚さ50~250nmの陽極酸化物105を形 成した。この様子を図1(A)に示す。陽極酸化の条件 等については、特願平4-30220(平成4年1月2 1日出願》に示されているものを用いた。

【0023】その後、酸化珪素膜103のゲイト電極と 院極酸化物の下の部分以外を除去して、シリコン半導体 102の表面を露出させた。酸化珪素購103を除去す るには、フッ化水素酸を主体とするエッチング液による ウェットエッチングや、ドライエッチングを使用でき

【0018】パルスレーザーに関しては、Nd:YAG 50 【0024】その後、イオンドーピング法によって、各

TFTの島状シリコン膜中に、ゲイト電極部(すなわち ゲイト電極とその周囲の陽極酸化膜)をマスクとして自 己整合的に不独物を注入し、図1 (B) に示すように不 絶物領域106を形成した。NMOSのTFTを形成す るにはフォスフィン(PH,)をドービングガスとして 燐を注入し、PMOSのTFTを形成するにはジボラン (B、H。)をドーピングガスとして、硼素を注入すれ はよい。加速エネルギーは10~60keVとした。 【0025】その後、図1(C)に示すように、厚さ5 て形成した。次に、図1(D)に示すように、KェFエ キシマーレーザー (波長248 nm. パルス幅20 ns e c) を照射して、タングステンとシリコンを反応さ せ、珪化タングステン領域108を不純物領域(ソース /ドレイン)上に形成した。レーザーのエネルギー密度 は200~400mJ/cm⁴、好ましくは250~3 ① Om J/cm¹ が適当であった。レーザー光の多くの 部分はタングステン膜に吸収されたので下にあるシリコ ンの不純物領域の結晶性(これは先のイオンドービング によってかなり損傷を受けている)の回復にはほとんど 20 利用されなかった。しかしながら、珪化タングステン は、30~100µQ・cmという低い抵抗率であるの で、実質的なソースおよびドレイン領域 (領域108と その下の不純物領域)のシート抵抗は100/口以下で あったもちろん。不純物導入の工程の直後にレーザー照 射や熱アニール等によって不純物導入によって劣化した 結晶性の回復を図ってもよい。

【0026】その後、図1(E)に示すように、反応し なかったタングステン膜をエッチングした。例えば、フ グステンは6フッ化タングステンとなって蒸発し、除去 できる。

【0027】最後に、全面に屋間絶縁物109として、 CVD法によって融化珪素臓を厚さ300ヵm形成し た。TFTのソース/ドレインにコンタクトホールを形 成し、アルミニウム配線・電極110、111を形成し た。以上によって、TFTが完成された。不純物領域の 活性化のために、さらに200~400℃で水素アニー ルをおこなってもよい。

【0028】 (実施例2) 図2に本実施例を示す。ま 40 ず、基板(コーニング7059)201上に実施例1と 同様に下地酸化騰202.島状シリコン半導体循域。ゲ イト酸化膜として機能する酸化珪素膜204を形成し、 アルミニウム臓(厚さ200nm~5μm)によるゲイ ト電便205を形成した。そして、図2(A)に示すよ うにゲイト電極をマスクとしてイオンドーピング注によ って不純物注入をおこない。不純物領域203を形成し た。

【0029】その後、実施例1と同様に陽極酸化によっ て、ゲイト電極の園園(側面と上面)に陽極酸化物20 50

6を形成した。との場合には実施例1の場合に比べて、 不純物領域が陽極酸化物の内部にまで入り込んでいるこ とに注目すべきである。その後、図2(B)に示すよう に、酸化珪素購204のゲイト電極下部に存在する部分 以外の領域を除去し、不純物領域の表面を露出させた。 なお、次の工程に移る前にイオンドーピングによって結 晶性が劣化した不純物領域の結晶性を改善するためにレ ーザー照射や熱アニールをおこなってもよい。

【0030】そして、図2(C)に示すように、厚さ5 ~50mmのタングステン膜107をスパッタ法によっ 15 ~50mmのモリブテン膜207をスパッタ法によって 形成した。次に、図2 (D) に示すように、KrFエキ シマーレーサー (波長248mm、パルス幅20mse c) を照射して、モリブテンとシリコンを反応させ、詳 化モリブテン領域208を不純物領域(ソース/ドレイ) ン)上に形成した。

> 【0031】その後、図2(E)に示すように、反応し なかったモリブテン膜をエッチングし、最後に、図2 (F) に示すように、全面に層間絶縁物209として、 CVD法によって酸化珪素臓を厚さ300nm形成し、 TFTのソース/ドレインにコンタクトホールを形成 し、アルミニウム配線・電便210、211を形成し た。以上の工程によって、TFTが完成された。

【0032】〔実施例3〕 図3に本実施例を示す。ま ず、図3(A)に示すように、基板(コーニング705) 9) 300上に実施例1と同様に下地酸化膜301、島 状シリコン半導体領域302、ゲイト酸化膜として機能 する酸化珪素膜303を形成し、アルミニウム膜 (厚さ 200nm~5 μm) によるゲイト電極304を形成し た。そして、実施例1と同様に陽極酸化によって、ゲイ ッ化炭素奪聞気で反応性エッチングをおこなえば、タン 30 ト電極の園園(側面と上面)に隣極酸化物305を形成

> 【0033】そして、酸化珪素膜103のゲイト電極部 の下の部分以外の領域を除去し、図3 (B) に示すよう に、厚さ5~50nmのプラチナ (Pt) 膜306をス パッタ法によって形成した。さらに、このモリプテン膜 を通して、イオンドーピングによって不純物導入をおこ ない、図3(C)に示すように、不純物鎖域307を形 成した。次に、図3(D)に示すように、KFFエキシ マーレーザー (波長248nm、パルス幅20nse c) を照射して、プラチナとシリコンを反応させ、 進化 プラチナ領域308を不確物領域(ソース/ドレイン)

> 上に形成した。 【0034】その後、図3(E)に示すように、反応し なかったプラチナ膜をエッチングし、最後に、図3 (F) に示すように、全面に厘聞絶縁物309として、 CVD法によって酸化珪素臓を厚さ300nm形成し、 TFTのソース/ドレインにコンタクトホールを形成 し、アルミニウム配線・電極310、311を形成し た。以上の工程によって、TFTが完成された。 【0035】〔実施例4〕 図4に本実施例を示す。ま

ず、図4 (A) に示すように、基板 (コーニング? 05 9) 400上に実施例1と同様に下地酸化膜401、島 状シリコン半導体領域402、ゲイト酸化膜として機能 する酸化珪素膜403を形成し、アルミニウム膜(厚さ 200nm~5 µm) によるゲイト電便404を形成し た。そして、実施例1と同様に陽極酸化によって、ゲイ ト電極の国田 (側面と上面) に陽極酸化物405を形成 した。

【0036】そして、酸化珪素膜403のゲイト電極部 に、厚さ5~50mmのチタン膜406をスパッタ法に よって形成した。さらに、図4(C)に示すように、K rFエキシマーレーザー (波畏248nm、パルス幅2 ① n s e c) を照射して、チタンとシリコンを反応さ せ、珪化チタン領域407を形成した。

【0037】その後、図4(D)に示すように、反応し なかったチタン膜をエッチングし、さらに、イオンドー ピング法によってゲイト電極部をマスクとして自己整合 的に不純物を導入し、珪化チタン領域407の下部に不 純物領域408を形成した。最後に、図4(E)に示す 20 ように、原間絶縁物409として、CVD法によって融 化珪素膜を全面に厚さ300mm形成し、TFTのソー ス/ドレインにコンタクトホールを形成し、アルミニウ ム配線・電攝410、411を形成した。以上の工程に よって、TFTが完成された。

[0038]

【発明の効果】本発明によって、ソース/ドレイン間の 寒哭的な抵抗を著しく低減することができた。従来はソ ース/ドレイン間の抵抗を下げるために、長時間にわた る熱アニールをおこなう方法が使用された。しかしなが 30 ら、この方法はスループットが低く、また、基板温度が 550℃以上に上昇するので、基板材料が制約を受け た。一方、レーザー照射による方法も試みられていた が、シート抵抗を低くするためにはレーザーのエネルギ 一密度を最適化する必要があり、エネルギー密度が低く ても高くても、適切なシート抵抗が得られなかった。し たがって、得られるTFTの特性のばらつきが大きく、 また、その結果、得られるシート抵抗もせいぜい数10 (Ω/□であった。

【0039】とれに対し、本発明においては、シリコン 40 半導体(ソース/ドレイン)の表面にどく薄いシリサイ 下鱗を形成することによってシート抵抗を著しく低減さ せ、典型的には1000/口以下にまで低減させること

ができる。本発明では、このシリサイド膜を得るために レーザー照射を必要とするが、その条件は従来のシリコ ンの活性化の条件に比べると著しく緩やかであり、歩図 りの大いなる肉上に寄与する。

【①040】本発明では、シリサイド層の下にあるシリ コン半導体の不納物領域に関しては、イオン注入の後 に、結晶性を回復させるための工程(活性化工程)を設 けても設けなくてもよい。例えば、イオンドービング法 によって不純物注入をおこなった場合では、10¹¹cm の下の部分以外の領域を除去し、図4 (B) に示すよう 10 1以上のヘビードーピングをおこなった場合には、活性 化工程を設けなくても10kg/口程度のシート抵抗は 得られ、本発明のように不純物領域に密接して低低抗の シリサイド層が形成されている場合には、実質的なソー スやドレインのシート抵抗は十分に低い。

> 【0041】しかしながら、活性化工程を経ていないシ リコン半導体中には、多くの欠陥が存在し、目的によっ ては信頼性の鍵点から好ましくない場合がある。このよ うな目的には不純物領域の活性化をおこなうべきであ る。しかし、そのためには工程数が増加する。ただし、 この場合の活性化工程として、レーザー照射を使用する 場合には、不純物領域のシート抵抗の最適化を目的とす るのではないので、従来の場合よりもより緩やかな条件 を適用することができる。このように本発明はTFTの 特性を改善せしめ、その歩留りを向上させる上で暮しく 有益である。

【図面の簡単な説明】

- 【図1】本発明によるTFTの作製方法を示す。
- 【図2】本発明によるTFTの作製方法を示す。
- 【図3】本発明によるTFTの作製方法を示す。
- 【図4】本発明によるTFTの作製方法を示す。 【符号の説明】

• • • • • • • • •	
100	絶縁基板
101	下地酸化膜(酸化硅素)
102	シリコン半導体領域
103	酸化珪素膜(ゲイト酸化膜となる)
104	ゲイト電極(アルミニウム)
105	陽極酸化物
106	不純物領域
107	金属膜(タングステン)
108	シリサイド膜 (強化タングステン)
109	層間絶緯擴 (酸化珪素)

110、111 金属配線・電優 (アルミニウム)

